Що далі для чіпів сервера?

На цій тижневій конференції Hot Chips найцікавіші повідомлення про високоякісні процесори. Вони розроблені для великих систем на базі Unix, але вони показують, скільки потужності можуть забезпечити сьогоднішні чіпи високого класу. Це не ті системи, які більшість з нас запускаються в наших корпоративних стелажах сервера або які ви бачите в центрах великих масштабів даних, а скоріше це ті, які запускають критичні для місії додатки на великих підприємствах, або, можливо, на високому рівні продуктивні обчислювальні ситуації.

Кожен рік Hot Chips - це місце, де такі фішки отримують детальну інформацію. Минулого року ми бачили IBM Power 7+ та zNext, SPARC64 X Fujitsu та SPARC T5 Oracle, а цього року ми дізналися більше деталей про z-серію, SPARC M6 Oracle, а також про наступників у серіях IBM Power та Fujitsu SPARC X .

Найбільш захоплюючим з них була Power8 IBM Power8, яка матиме 12 ядер, кожне з яких може працювати до восьми потоків, з 512 КБ кеша рівня SRAM рівня 2 на ядро ​​(6 МБ загалом L2) та 96 Мб спільної вбудованої DRAM як кеш рівня 3. Частково, що робить систему такою незвичною, це новий мікросхема буфера пам'яті під назвою Centaur, яка містить 16 Мб вбудованої DRAM в кеш-пам'яті L4 та контролер пам'яті. Кожен мікросхем Power8 може підключитися до восьми із них (загалом 96 Мб вбудованої мікросхеми DRAM L4). Зауважте, що кожен Centaur також має чотири високошвидкісні порти DDR загальною ємністю пам'яті 1 ТБ на розетку.

Power8 буде великим чіпом на 650-мм ^2-х мікросхемі, що виробляється в процесі 22-метрового SOI IBM. (Це саме по собі чудово, оскільки IBM, можливо, є єдиною компанією, комерціалізуючої цей процес.) У порівнянні з попереднім поколінням Power 7+ попереднього покоління, який вироблявся на 32-нм процесі SOI, Power8 повинен мати більш ніж у два рази пропускну здатність пам’яті при 230 Гбіт / с. IBM каже, що кожне ядро ​​повинно мати 1, 6-кратну ефективність Power7 для однопотокових додатків та вдвічі більше продуктивності SMT (симетричного багатопотокового).

IBM перейшла від фірмового інтерфейсу для підтримки PCIe Gen 3 із власним процесором інтерфейсу когерентності (CAPI), що дозволяє таким прискорювачам, як FPGA (повнопрограмовані масиви затворів, що використовуються для прискорення конкретних програм), мати повну когерентність кеш-пам'яті обладнання. І він заявив, що буде ліцензувати ядра в рамках нещодавно оголошеного консорціуму Open Power.

Компанія заявила, що її традиційними клієнтами для Power Systems були банки, фінансові клієнти та великі роздрібні торговці, але розповіли про роботу над розширенням використання, включаючи великі дані та аналітику. IBM ще не оголосила про доступність продукту, але у своїй розмові сказала, що у нього "лабораторія, повна систем".

IBM також надала більше подробиць про свою підсистему процесорів zEC12, яка була попередньо попередньо переглянута як "zNext". Системна архітектура, розроблена для використання в мейнфреймах z-серії, включає до шести мікросхем центрального процесора (CP), підключених до системного контролера (SC), всі об'єднані в багаточиповий модуль для створення одного вузла для система. (Кожна система може мати декілька вузлів.) Кожна CP має шість ядер 5, 5 ГГц, кожен з яких має власний кеш L1 і L2, і 48 МБ спільного кешу eDRAM L3 для загальної кількості 2, 75 мільярда транзисторів на штампі, який вимірює 598 мм ², виготовлений на 32 нм SOI. SC має 192 Мб спільного L4 eDRAM плюс інтерфейси для шести CP, і використовує 3, 3 мільйона транзисторів на штампі, який вимірює 526 мм ², також виробляється на 32 нм SOI.

Компанія зазначила, що цей чіп оптимізований для високо віртуалізованих середовищ, великих навантажень на одне зображення та високого обміну даними між процесорами. IBM зазначила, що мейнфрейми залишаються основою більшості банкоматів, кредитних карток та великих продуктових магазинів.

У системах Unix Power зазвичай стикається з процесорами Intel Itanium, які не були представлені на цьогорічному шоу, і проти проектів на базі SPARC від Oracle (заснованих на придбанні НД) та Fujitsu.

Oracle переглянув свій SPARC M6, який використовує той самий сердечник S3, що і попередній M5, який був шестиядерним / 48 різьбовим дизайном до 32 розеток, але повинен масштабуватися до більшого дизайну. M6 матиме 12 ядер / 96 потоків з 48 МБ кешу L3 і призначений для масштабування до 96 розеток, використовуючи мікросхему під назвою Bixby, яка виконує функції мікросхеми для кращого забезпечення узгодженості пам’яті між декількома розетками. (Для "безклеєвого" масштабування він може масштабувати до восьми розеток без спеціального корабля.) Наприклад, діюча система M5-32 включає 32 процесори M5 SPARC та 12 мікросхеми Bixby. M6, який має 4, 27 мільярда транзисторів, також буде виготовлений за відносно стандартним процесом CMOS 28 нм.

Oracle заявив, що M6 налаштований на програмне забезпечення Oracle, включаючи його базове програмне забезпечення та стек баз даних, а також бази даних та додатки в пам'яті.

Fujitsu показав свій SPARC64X +, його наступник SPARC64 X. Знову ж, це теж не здається величезною зміною; як і у попередника, він має 16 ядер з двома нитками і 24 Мб спільного кешу рівня 2 і має близько трьох мільярдів транзисторів на матриці розміром близько 600 мм ² . Але він пропонує більш високу продуктивність, до 3, 5 ГГц і набагато вищу пікову продуктивність, Fujitsu вимагає 448 гігафлопів і 102 Гбіт / с пропускної здатності пам'яті. Він масштабує до 64 розеток, використовуючи будівельні блоки з чотирьох процесорів та двох мікросхем перекладини (які він називає XB). Кожен сокет може підтримувати до 1 ТБ DRAM. Одна велика зміна полягає в тому, що з'єднання між мікросхемами зараз набагато швидше.

Fujitsu також назвав те, що описував як "програмне забезпечення на мікросхемі", призначене для прискорення конкретних програм, включаючи шифрування, бібліотеки десяткових чисел та обробку баз даних.

І Fujitsu, і Sun розповіли про багаторічний досвід проектування мікросхем SPARC та пообіцяли подалі вдосконалення.

Усі ці процесори спрямовані на порівняно невеликі фрагменти серверного ринку. Але подумайте про основні технології: підтримка 64 або 96 сокетів, з терабайт пам’яті на сокет, з такими речами, як вбудована DRAM, швидше взаємозв’язок і краща когерентність. Це все досить дивовижно і неймовірно потужно.