Oracle, nvidia, arm займають прожектор при гарячих фішках

Незважаючи на те, що більша частина хвилювань чіпів минулого тижня з'явилася в оголошенні компанії Broadwell, численні інші чіпи були детально обговорені на щорічній конференції Hot Chips, яка, як правило, зосереджена в основному на чіпах, призначених для серверів і центрів обробки даних.

Шоу відоме чіпами високого класу, в яких Intel, Oracle та IBM обговорювали свої останні записи, але Sparc M7 Oracle був справді новим. Натомість велика частина шоу закінчилася зосередженням на продуктах на основі ARM, включаючи перші деталі майбутньої 64-бітної версії процесора Tegra K1 Nvidia Nvidia

Oracle, Intel та IBM Aim High із серверними чіпами

З чіпів високого класу найбільш вражаючі новини надійшли від Oracle, який обговорював наступне покоління свого процесора SPARC, відомого M7. Цей чіп матиме 32 ядра SAR SPARC (кожне з до восьми динамічних потоків), 64 Мб кешу L3, вісім контролерів пам'яті DDR4 (до 2 ТБ на процесор і 160 Гбіт / с пропускну здатність пам'яті з DDR4-2133) та вісім прискорювачів аналізу даних, підключених на мережеву мережу.

Мікросхема організована у вісім кластерів з чотирма ядрами з кожним спільним кешем L2 та розділеним 8 МБ кешу L3 з пропускною здатністю більше 192 Гбіт / с між основним кластером та його локальним кешем L3. Порівняно з M6 (чіп 28 нм з 12 ядрами 3, 6 ГГц SPARC S3), M7 забезпечує в 3–3, 5 рази кращі показники пропускної здатності пам’яті, цілої пропускної здатності, OLTP, Java, ERP систем та пропускної здатності з плаваючою комою. Стівен Філліпс, старший директор Oracle у галузі SPARC Architecture, сказав, що метою було збільшення кроків у роботі, а не збільшення прибутку.

M7 може масштабувати до 8 гнізд без клею (до 256 ядер, 2000 потоків і 16 ТБ пам'яті), а також за допомогою перемикача ASIC для управління трафіком між ними в конфігурації SMP, до 32 процесорів, так що ви можете в кінцевому підсумку із системою з 1024 ядрами, 8192 потоками та 64 Гб пам'яті. Досить вражаюче. Oracle заявив, що пропонує 3 - 3, 5 рази кращі показники на різних тестах порівняно з минулорічним SPARC M6. Компанія заявила, що це буде оптимізовано для власного пакету програм Oracle, виготовленого за процесом 20 нм, і доступного в системах десь наступного року.

IBM також розповіла більше подробиць про свою лінію Power8, про яку вона оголосила на минулорічному шоу. Ця версія мікросхеми мала 12 ядер, кожне з до восьми потоків з 512 КБ кеша SRAM рівня 2 на ядро ​​(6 МБ загалом L2) та 96 Мб спільної вбудованої DRAM як кеш рівня 3. Цей величезний чіп, розмір якого становить 650 квадратних міліметрів з 4, 2 мільйона транзисторів, виготовлений за процесом SOI 22nm і почав поставлятися в червні, повідомляє IBM.

Кілька місяців тому IBM оголосила версію з шістьма ядрами, яка вимірює 362 мм ² . Цього року розмова йшла про те, як IBM може об'єднати дві шестиядерні версії в єдиний пакет із 48 смугами PCIe Gen 3. IBM заявила, що версія з двома розетками із загальною кількістю 24 ядер та 192 потоків перевищить двопроцесорний Сервер Xeon Ivy Bridge з 24 ядрами (з 48 потоками). IBM продає Power в основному на високопродуктивних і спеціалізованих ринках, тому більшість людей не порівнюють їх, але це цікаво. Намагаючись зробити архітектуру Power більш основною, минулого року IBM оголосила Консорціум Open Power, а цього року компанія заявила, що має повний стек програмного забезпечення з відкритим кодом для платформи. Але поки що ніхто, окрім IBM, не оголосив сервер на базі платформи.

Intel розповіла про "Ivytown", серверну версію Ivy Bridge, яка включає в себе версії Xeon E5, представлені рік тому, і Xeon E7, представлені в лютому. Цьогорічна розмова була зосереджена на тому, як Intel тепер має в основному одну архітектуру, яка може охоплювати обидва ринки, з мікросхемами, що дозволяють розміщувати до 15 ядер, два контролери пам'яті DDR3, три ланки QPI та 40 смуг PCI Gen 3, яка розташована в модульній підлозі план, який можна перетворити на три різні штампи, кожна розрахована на різні розетки, загалом понад 75 варіантів. Це можна використовувати на двох-, чотирьох- і восьмипортових серверах без спеціальних з'єднань.

Ці чіпи, звичайно, складають основну частину закупівель сервера в наші дні, оскільки Intel складає переважну більшість серверних одиниць. Але багато інформації було раніше висвітлено в ISSCC, і Intel, як очікується, представить наступну версію сімейства E5 (E5-1600v3 та E5-2600 v3) дуже скоро, спираючись на оновлену версію з використанням варіанту Архітектура Haswell називається Haswell-EP. (Минулого тижня Dell оголосила про нові робочі станції на основі цих нових чіпів.)

Intel також обговорила свій Atom C2000, відомий як Avoton, який почав випускатися наприкінці 2013 року. Цей чіп та мікросхеми Ivy Bridge та Haswell засновані на 22-нм процесі Intel.

Nvidia, AMD, застосував Micro Aim на нових ринках для ARM

Найбільшим сюрпризом шоу, мабуть, було зосередження уваги на технології на основі ARM, включаючи основні коментарі динаміків ARM та деталізацію Nvidia про майбутню версію процесора Tegra K1 у "Денвері".

У своєму виступі представник CTO ARM Майк Мюллер обговорив обмеження потужності у всьому, від сенсорів до серверів, і зосередився на тому, як ARM намагається розширитись на підприємстві. Мюллер також висунув концепцію використання мікросхем датчиків ARM в Інтернеті речей, тему, яка також прозвучала в основній примітці Роб Чендхока Qualcomm. Але жодна компанія не оголосила нових ядер чи процесорів.

Натомість велика новина на цьому фронті надійшла від Nvidia, яка дала набагато більше деталей про нову версію свого процесора K1. Коли вперше був оголошений проект компанії Denver, звучало так, що цей чіп буде спрямований на ринок високоефективних обчислень, але зараз, схоже, компанія зосередила увагу на речах, таких як планшети та автомобільний ринок. Tegra K1 вийде у двох версіях. Перший, який був оголошений на початку цього року і тепер постачається в планшеті компанії Shield, має чотири 32-розрядні ядра ARM Cortex-A15 плюс малоенергетичне "супутникове ядро" у конфігурації 4 + 1, яку Nvidia просуває його лінія Тегра протягом декількох років.

Версія Денвера сильно відрізняється двома новими 64-розрядними 64-бітовими ядрами, розробленими Nvidia, і компанія дійсно рекламує підвищення продуктивності. Ядро є семистороннім суперскалярним (значить, він може виконувати до семи мікрооперацій одночасно) і має чотиристоронній кеш L1 інструкцій 128 КБ і чотиристоронній кеш даних L1 64 КБ. Чіп поєднує два з цих ядер, разом з кешем рівня 2 МБ, який обслуговує обидва ядра, як 192 "ядра CUDA" (графічні ядра), якими він ділиться з 32-бітовим K1. Як такий, він представляє великий відхід від архітектури 4 + 1.

Одне велике зміна включає те, що Nvidia називає "динамічною оптимізацією коду", яка призначена для того, щоб часто використовувати ARM-код і перетворювати його в мікро-код, спеціально оптимізований для процесора. Він зберігається у 128 Мб кеш-пам'яті (вирізаний із традиційної системної основної пам'яті). Мета полягає в тому, щоб дати їй виконання виконуваного поза замовленням, не вимагаючи стільки енергії, скільки зазвичай використовує цей прийом. Концепція не нова - Transmeta спробував її багато років тому зі своїм чіпом Crusoe, - але Nvidia каже, що це зараз працює значно краще.

Nvidia показала декілька орієнтирів, в яких стверджувала, що новий чіп може досягти значно вищої продуктивності, ніж існуючі чотири- або восьмиядерні мобільні процесори - зокрема, посилаючись на Snapdragon 800 Qualcomm (MSM8974), Apple A7 (іноді його називають Cyclone), що використовується в iPhone 5s - і навіть деякі основні процесори ПК. Nvidia заявила, що перевершує процесор Atom (Bay Trail) і схожий на двоядерний процесор Celeron (Haswell) 1, 4 ГГц від Intel. Звичайно, я схильний приймати номери продуктивності постачальників із зерном солі: виробники не тільки вибирають орієнтири, зовсім не зрозуміло, що ми говоримо про однакові тактові швидкості або про те, що таку саму потужність.

Тим часом, у чіпах, орієнтованих більше на сервери, AMD більше розповідала про свій Opteron A1100, відомий як "Сіетл", при цьому компанія заявила, що наразі займає вибірку і має бути доступна на серверах наприкінці цього року. Цей чіп має вісім 64-розрядних процесорних ядер Cortex A57; 4 Мб кешу L2 і 8 МБ кеша L3; два канали пам'яті до 128 ГБ пам'яті DDR3 або DDR4 з виправленням помилок; багато інтегрованого вводу / виводу (8 доріжок кожного із PCIe Gen3 та 6Gbps SATA та два порти Ethernet 10Gbps); Cortex A5 "системний процесор управління" для безпечного завантаження; і прискорювач для прискорення шифрування та дешифрування. Він виготовляється на 28nm процесі GlobalFoundries. AMD ще не представила деталей щодо частоти, потужності чи продуктивності чіпа, але показала основну схему мікросхеми. (вище)

Applied Micro вже давно заявляє про наявність на ринку першого чіпа сервера ARM: його X-Gene 1 (відомий як Storm), що містить 8 власних ядер ARMv8 2, 4 ГГц, чотири контролери пам'яті DDR3, PCIe Gen3 та 6Gbps SATA та 10Gbps Ethernet . Зараз компанія виробляється на 40-нм процесі TSMC.

На гарячих чіпах Applied Micro висунув свій X-Gene 2 (Shadowcat) дизайн, який буде доступний з вісьмома або 16 "покращеними" ядрами, що працюють на швидкості від 2, 4 до 2, 8 ГГц, і додає хост RoCE (RDMA через конвертований Ethernet) Канал адаптер як взаємозв'язок, призначений для забезпечення низької затримки зв'язку між кластерами мікросерверів. Це розроблено для використання в кластерах, з однією серверною стійкою, що підтримує до 4880 потоків і 50 ТБ пам'яті, усі вони мають спільний пул пам’яті. Компанія заявляє, що X-Gene 2 запропонує приблизно на 60 відсотків кращу цільну продуктивність, вдвічі більше, ніж на Memcache, і приблизно на 25 відсотків кращу службу Apache Web. Він виготовляється на 28nm процесі і в даний час займає вибірку.

Як показує Applied Micro, X-Gene 2 заповнює проміжок між конкуруючими мікросерверами (Cavium ThunderX, Intel Atom C2000 "Avoton" та AMD Opteron A1100 "Сіетл") та повнорозмірними серверами Xeon. Він дав деякі подробиці про наступне покоління, X-Gene 3 (Skylark), яке планується розпочати вибірку наступного року. Цей чіп матиме 16 ядер ARMv8, що працюють на частоті до 3 ГГц, і буде виготовлений за технологією 16-нм FinFet.