Відео: Настя и сборник весёлых историй (Листопад 2024)
Якщо нам коли-небудь потрібне підтвердження того, що перехід до наступного кроку в законі Мура посилився, повідомлення минулого тижня Intel про те, що його 10-нм чипи будуть відкладені до другої половини 2017 року, схоже, підтвердило це. Однак останні повідомлення від закупівлі інших компаній на минулотижневій конференції Semicon West свідчать, що повідомлення про смерть закону сильно перебільшені.
Генеральний директор Intel Брайан Крзаніч оголосив 10-нм затримку під час виклику прибутку в другому кварталі компанії. Раніше очікували, що мікросхеми були наприкінці наступного року або на початку 2017 року. Тим часом, друга 14-нм лінія компанії - процесор Core шестого покоління, відомий як Skylake - отримала кваліфікацію і повинна розпочати доставку в цьому кварталі (після введення першого 14nm продукція, відома як Broadwell, в єдиній версії в кінці минулого року, а в більш широкій - раніше цього року). За словами Крзаніча, буде ще одне сімейство чіпів 14 нм, відоме під назвою Kaby Lake, побудоване за допомогою архітектури Skylake з деякими поліпшеннями продуктивності, яке відбудеться у другій половині 2016 року, тоді як перший 10-нм продукт, відомий як Cannonlake, тепер повинен прибути в друга половина 2017 року.
Нагадаємо, що перехід від 22 нм до 14 нм аналогічно затягнувся, і Крзаніч вказав на складність літографії та кількість багатошарових кроків, необхідних під час переміщення до кожного нового вузла як причину затримки. Він зазначив, що Intel припускає, що 10-нм мікросхеми не будуть виготовлятись за допомогою технології екстремальної ультрафіолетової літографії (EUV), що робить це найдовшим періодом часу в створенні чіпів без переходу на більш досконалу форму літографії.
В цілому, за його словами, Intel тепер припускає, що пройде 2, 5 роки між технологічними вузлами (зауважте, що Intel поставила перші 22-нм мікросхеми "Ivy Bridge" на початку 2012 року).
Крзаніч продовжував говорити, що в міру того, як Intel рухається з 10 нм до 7 нм, вони "завжди прагнуть повернутися до двох років" між вузлами. І він сказав, що Intel буде контролювати зрілість ЄСВ, зміни в матеріалознавстві та складність продукту під час прийняття рішення про термін.
TSMC повторює 10 нм на початку 2017 року
Якщо все, що говорить про закон Мура, сповільнюється, новини з ливарників напівпровідників, які виробляють мікросхеми для напівпровідникових байок, таких як Qualcomm, MediaTek і Nvidia, свідчать про те, що справи швидко прискорюються. Принаймні, вони трохи замикають розрив з Intel.
Компанія Taiwan Semiconductor Manufacturing Corp. (TSMC), найбільший ливарний завод у світі, заявила, що в першому кварталі 2017 року він готовий до постачання 10 нм. TSMC заявив, що розпочав об'ємне виробництво своїх перших 16-нм процесорів FinFET у другому кварталі, а поставки розпочали це місяць. (Це означає, що відвантаження клієнтам TSMC, а не кінцевим споживачам; ми ще не бачили такої мікросхеми, що постачається в кінцевому продукті, хоча ми очікуємо, що в найближчі кілька місяців.)
Співавтор компанії TSMC Марк Лю заявив, що його 10-нм процес на шляху до реальної поставки товару на початку 2017 року. Він сказав, що 10-нм деталі будуть на 15% швидшими при тій же загальній потужності або використовуватимуть 35% менше енергії при тій же швидкості, і більше ніж удвічі більша щільність воріт 16nm процесу.
Якщо все це збудеться, продукція, вироблена під час 10-нм-технологічного процесу TSMC, може вийти на ринок на чверть раніше, ніж продукти, вироблені на процесорі Intel 10-нм, що буде великим поворотом у цій галузі. Однак зауважте, що TSMC оголосив про затримки в минулому: трохи більше року тому він заявив, що очікує, що виробництво ризику в 10 нм розпочнеться в кінці 2015 року, і наголосив на більш агресивних цілях швидкості та потужності.
Тим часом, інший великий лідер лінійки чіпів, Samsung, заявив, що розпочне масове виробництво 10-нм мікросхем до кінця 2016 року. Samsung поставила свій перший 14-нм продукт FinFET, Exynos 7 Octa раніше цього року на своїх телефонах Galaxy S6. Це було лише трохи після перших поставок Intel обсягом 14 нм (хоча два процеси дещо відрізняються), велика зміна порівняно з епохою, коли Intel мала тривалий лідер у технології процесів.
Компанія Samsung також ліцензувала свою 14-нм технологію GlobalFoundries, яка заявила, що пізніше цього року вона буде нарощувати об'ємний об'єм 14nm-технології. Клієнтами GlobalFoundries є компанія AMD, яка стверджує, що планує впровадити технологію 14-нм FinFET в різних продуктах протягом 2016 року, і нещодавно придбала бізнес з виготовлення чіпів IBM.
GlobalFoundries пропонує 22-нм FD-SOI
GlobalFoundries також планує запропонувати інше рішення під назвою 22nm FD-SOI (повністю виснажений кремній на ізоляторі), оголошене минулого тижня. Цей процес використовує звичайні плоскі транзистори, а не 3D FinFET, але тут вони виготовлені на іншому типі вафельних виробів, відомих як SOI. GlobalFoundries стверджує, що при такому підході він може виробляти мікросхеми, які забезпечують кращу продуктивність і меншу потужність, ніж звичайно використовуваний 28-нм планарний процес із порівнянною вартістю (і набагато нижчою вартістю, ніж 14-нм FinFET, для яких потрібно набагато більше проходів, використовуючи 193 нм занурювальну літографію). GlobalFoundries каже, що цей процес призводить до на 20% меншого розміру штампу порівняно з 28 нм.
Хоча компанія каже, що FinFET забезпечує більшу продуктивність і потрібен у деяких додатках, він вважає, що новий процес також підходить для основних мобільних мереж, Інтернету речей, РФ та мережевих ринків. Порівняно з 14-нм продуктами FinFET, GlobalFoundries стверджує, що процес вимагає майже на 50% менше шарів літографії занурення, що зменшить витрати.
Samsung також планує пропозицію FD-SOI, хоча на 28 нм.
Далі вниз за течією, IBM та його партнери нещодавно оголосили, що виробляють 7nm тест-чіпи в лабораторії, хоча, звичайно, існує довгий шлях між лабораторією та обсягом виробництва.
Semicon West показує нові інструменти
Майбутнє виготовлення мікросхем також було темою минулої тижня на конференції Semicon West, де виробники обладнання для виготовлення напівпровідників обговорили прогрес, який вони досягли у галузі нових технологій.
Здається, існує загальний консенсус щодо логічної дорожньої карти, хоча терміни незрозумілі. Наступним кроком, ймовірно, буде перехід на альтернативні матеріали, зокрема нові канальні матеріали (наприклад, ті, які використовує IBM у своєму 7nm тестовому мікросхемі), такі як германій кремнію (SiGE) та арсенід галію галію (InGaAs). Думається, що подібні матеріали розширять використання конструкцій FinFET ще на пару поколінь, і тоді галузь може взагалі перейти на нову транзисторну структуру, можливо, на транзистори, що навколо них, які іноді називають нанопроводами, десь навколо вузла 5 нм.
У літографії ASML зазначає, що його мета для обладнання EUV - це 1000 вафельних виробів на день при 50% доступності, а також, що досі цільовим є підготовка EUV для виробництва 7nm, хоча воно буде використовуватися лише для, можливо, п'яти до 10 критичних шарів і літографія 193 нм все ще виконає основну частину роботи. Раніше оголосив, що неназваний американський замовник, який вважають Intel майже всіма спостерігачами, погодився придбати 15 інструментів літографії EUV, ASML підтвердив, що Intel фактично придбала шість систем, дві з яких мають бути поставлені в цьому році.
Хоча більшість дискусій Закону Мура проходили навколо логічних мікросхем, слід зазначити, що мікросхеми пам'яті також перебувають у перехідному періоді. Зменшення DRAM різко сповільнилося. Більшість виробників зараз переходять на 20-нм DRAM, можливо, ще одне чи два покоління. Будь-який подальший прогрес у щільності чи вартості повинен буде виходити з додаткової виробничої потужності, більших розмірів вафель (450 мм), складання 3D-чіпів (гібридні кубики пам’яті) або, можливо, зрештою нового типу пам’яті, наприклад, MRAM.
На флеш-пам'яті NAND ситуація дещо інша. Флеш-пам’ять NAND вже нижче 20 нм і, як і DRAM, у неї не вистачає місця для масштабування, але в цьому випадку є чітка альтернатива. Гаряча тема - 3D NAND, де використовуються кілька шарів комірок пам’яті, виготовлених з дуже тонких рівномірних плівок. Характеристики розмірів окремих комірок більше не повинні бути такими невеликими (вони спокійно повертаються до 40-50 нм), але щільність продовжує масштабуватися - потенційно до 1 терабіта на мікросхемі - додаючи більше шарів. Літографія набагато простіша, але вона потребує вдосконалених інструментів на рівні атома для депонування та травлення цих масивів пам'яті.
Samsung вже в обсязі виробництва, і його 3D NAND другого покоління з 32 шарами може упакувати до 128 Гбіт (16 ГБ) на одному чіпі. Цього тижня Samsung оголосила про нове покоління корпоративних SSD 6 Гбіт / с, які можуть зберігати до 3, 86 ТБ даних у 2, 5-дюймовому форм-факторі, використовуючи ці 128Gb мікросхеми. Очікується, що Альянс Micron / Intel та SK Hynix розпочнуть серійне виробництво 3D NAND пізніше цього року. Micron та Intel стверджують, що їх технологія повітряного зазору дозволить їм робити щільніші мікросхеми, починаючи з 256Gb і 384Gb, тоді як SK Hynix планує використовувати 36 шарів, а потім 48 шарів наступного року для масштабування щільності. Toshiba та SanDisk відбудуться десь наступного року. На Semicon West компанії з обладнання обладнання заявили, що перехід на 3D NAND відбувається швидше, ніж очікувалося, і, за деякими оцінками, 15 відсотків світової потужності на біти зміститься до кінця цього року.
