Відео: Intel Tri Gate 22nm Technology - German Subtitles (Листопад 2024)
Хоча постачальники чіпів зазвичай не впроваджують нові мікросхеми на щорічній Міжнародній конференції твердих тіл (ISSCC), вони часто дають більше деталей про внутрішню роботу вже оголошеної продукції. Ось деякі речі, які мені здалися цікавими на шоу цього тижня.
Архітектура сервера Ivytown від Intel
Intel обговорила останню версію свого процесорного сімейства Xeon E7, мікросхем з до 15 ядер і 30 потоків, відомий як Ivytown. Він заснований на архітектурі Ivy Bridge EP, що використовується в Xeon E5 2600 V2. Процесор побудований за допомогою 22-нм технологічної технології Intel з транзисторами Tri-Gate (плавники висотою 34 нм і шириною 8 нм) і замінить поточний Xeon E7 на базі Westmere EX. Для порівняння, поточний Xeon E7, який виробляється на 32-нм плановому процесорі HKMG, має 10 ядер і 20 потоків, і має 30 Мб кешу L3 порівняно з 37, 5 МБ у версії Ivytown.
Однією з найбільш цікавих особливостей цієї нової сімейства процесорів є її модульна архітектура. План поверху складається з трьох стовпців з п’яти ядер, кожен з яких має власний фрагмент кешу L3, вбудовану кільцеву шину та виділений IO вгорі та внизу стовпців (посилання QPI вгорі та контролер пам'яті внизу). Intel планує створити 10-ядерну версію, видаливши правий стовпчик; і створити 6-ядерну версію шляхом подальшого видалення двох рядів.
15-ядерна версія має 4, 31 мільярда транзисторів - що, як вважає Intel, найбільше для будь-якого мікропроцесора - і займає 541 квадратний міліметр. 10-ядерна версія має 2, 89 мільярда транзисторів і займає 341 квадратний міліметр. 6-ядерний варіант має 1, 86 мільярда транзисторів і займає 257 квадратних міліметрів. Робочі частоти коливаються від 1, 4 ГГц до 3, 8 ГГц, а TDP - від 40 до 150 Вт.
Інший цікавий аспект Ivytown - це архітектура буфера пам'яті. Цей же штамп підтримує стандартну чотириканальну пам'ять DDR3, що працює до 1867 МТ / с, і новий чотириканальний інтерфейс одноповерхового напруги (VMSE) до буфера розширення пам'яті, який працює зі швидкістю 2667 МТ / с. Загалом, він може підтримувати до 12 ТБ пам'яті на 8-роз'ємному сервері, що втричі перевищує ємність пам'яті Westmere EX. 15-ядерна версія буде доступна у двох різних пакетах: той, який сумісний з існуючою платформою Romley (Socket-R) для легкого оновлення та інший, що дозволяє новій платформі використовувати буфери пам'яті.
Більше деталей Haswell
Intel також подав ряд деталей про архітектуру Haswell, що використовується в нинішній сім'ї Core. Для цього також використовуються 22-нм трійчасті транзистори. Компанія Intel сказала, що Haswell інтегрує кілька нових технологій, включаючи повністю інтегрований регулятор напруги або FIVR (консолідуючи платформу від п’яти регуляторів напруги до одного), вбудований кеш DRAM для кращої графічної продуктивності, стану меншої потужності, оптимізованих інструкцій IO, AVX2 та ширша ціла одиниця SIMD.
Існує три основні варіанти Haswell: По-перше, є чотириядерний, який спілкується з окремим PCH (Platform Controller Hub) з більш швидкою графікою (два-чотири ядра). По-друге, є ультрабукова платформа, яка поєднує двоядерний Haswell з PCH в єдиному, багаточиповому пакеті. Процесор підтримує стани низької потужності, PCH модифікується для меншої потужності, і два спілкуються через шину низької потужності, і все це знижує потужність у режимі очікування на 95 відсотків. Нарешті, є версія з графікою Iris Pro та кешем eDRAM 128 Мб в одному пакеті. Пакети з декількома чіпами використовують вбудований IO, який забезпечує високу пропускну здатність при низькій потужності між процесором та PCH та eDRAM.
Залежно від кількості ядер процесора та графіки (GT2 або GT3), Haswell має десь від 960 мільйонів до 1, 7 мільярдів транзисторів, а штамб - від 130 до 260 квадратних міліметрів. Він призначений для роботи на 0, 7-1, 1 вольт з широким діапазоном частот від 1, 1 до 3, 8 ГГц.
Штамповка для 128 ГБ eDRAM вимірює 77 квадратних міліметрів і забезпечує максимальну пропускну здатність 102 Гбіт / с. Intel заявила, що порівняно з тією ж системою без eDRAM додатковий кеш забезпечує підвищення продуктивності до 75 відсотків, хоча загальна продуктивність збільшується на 30-40 відсотків.
Steamroller AMD працює на Kaveri
AMD, який прагне вкласти більше графіки для того, що він називає своїми прискореними процесорами (APU, або процесорами, що поєднують процесори та графіку), зосередився на своєму новому ядрі процесора, відомому як Steamroller, який використовується в новій серії процесорів Kaveri компанії. Ядро Steamroller, вироблене в об'ємному процесі CMOS 28 нм, має 236 мільйонів транзисторів на площі 29, 47 квадратних міліметра. Сюди входять два цілих ядра, два блоки декодування інструкції та кілька спільних елементів, включаючи збір інструментів, одиницю з плаваючою комою та 2 МБ кешу L2. AMD зазвичай використовує один із цих модулів Steamroller у своїх «двоядерних» мікросхемах (відображаючи 2 цілих ядра); і два в його "чотирьохядерних" чіпах.
У порівнянні з попереднім ядром Piledriver, який був створений в 32-нм процесі SOI, Steamroller додає другий блок декодування інструкцій, більший кеш-інструкцію, що поділився 96 КБ, та інші вдосконалення. AMD заявив, що це призвело до 14, 5 відсотків більше інструкцій за цикл, що означає 9 відсотків кращу продуктивність для однопотокових програм та 18 відсотків більш високу продуктивність для двопотокових додатків. Він також може працювати на 500 МГц більшою частотою при тій же потужності або забезпечити приблизно таку ж продуктивність при зниженні потужності на 38 відсотків. Ядро Steamroller призначене для роботи в діапазоні від 0, 7 до 1, 45 вольта.
Мобільні процесори від MediaTek, Renesas та Qualcomm
Ряд компаній виступили з презентаціями щодо своїх ARM-процесорів.
MediaTek розповів про свій 28-нм неоднорідний багатоядерний процесор (HMP) з чотирьохядерним процесором та подвійним GPU. У мікросхеми MediaTek є два ядра Cortex A15, що працюють на частоті 1, 8 ГГц, і два ядра Cortex A7, що працюють на частоті 1, 4 ГГц, у поєднанні з двоядерним графічним процесором Imagination G6200 400 МГц. Він також має апаратний відеокодек із повною роздільною здатністю та 13-мегапіксельний процесор датчика зображення.
MediaTek також розповів про технологію PTP (Performance, Thermal та Power), яка контролює мікросхему та контролює живлення. У цьому випадку компанія заявила, що PTP дозволяє або на 23 відсотки збільшити тактову частоту, або до 41 відсотків заощадити енергію.
Цей чіп використовує справжню обробку HMP ARM, що означає, що будь-яка комбінація великих і маленьких ядер від одного до чотирьох може працювати в залежності від завантаженості. MediaTek заявив, що, використовуючи справжній HMP, мікросхема може забезпечити на 33-51 відсотки кращу продуктивність при великих навантаженнях або на 2-5x кращу енергоефективність при легких робочих навантаженнях, тоді як адаптивне теплове управління забезпечує ще 10-відсоткове підвищення продуктивності.
Renesas представив «запропонований» восьмиядерний гетерогенний процесор HPM потужністю 28 нм HPM, призначений для мобільних пристроїв та автомобільних інформаційно-розважальних систем. У мікросхемі використовується чотири ядра Cortex A15 2 ГГц і чотири ядра Cortex A7 1 ГГц. Він здатний керувати всіма 8 ядрами одночасно для отримання найвищої продуктивності, але також використовує неоднорідну архітектуру та методи управління енергією для оптимізації продуктивності для певних навантажень або конвертів потужності.
Qualcomm описав свій цифровий сигнальний процесор Hexagon, який використовується в мобільних SoC для різних мультимедійних та модемних додатків. Поточна версія виготовляється в об'ємному CMOS-процесі 28 мм HKMG. Ця конструкція орієнтована на високі інструкції на добу на відміну від високих робочих частот.
Стосовно сервера ARM, Applied Micro розповів про 64-розрядний процесор ARMv8 першого покоління компанії, вперше оголошений під час нещодавнього саміту Open Compute. На цьому базується процесорний модуль "Potenza" (PMD), який включає два ядра, що обмінюються 256 КБ кешу L2. Potenza виготовляється в об'ємному CMOS 40 нм, і кожен ПМД містить 84 мільйони транзисторів і використовує 14, 8 квадратних міліметрів площини штампу. Він може працювати на частоті до 3 ГГц на 0, 9 вольт, але в середньому становить 4, 5 Вт при типових робочих навантаженнях. Серверна платформа X-Gene 3 включає чотири PMD (вісім ядер), спільний 8 МБ кешу L3 та чотири канали пам'яті DRAM навколо центрального комутатора. Він також інтегрує 10 Гб Ethernet, SATA 2/3, PCIe Gen. 3 та USB 3.0.
Наступне покоління технологічних процесів мікросхем
Було також кілька презентацій про наступне покоління технологій процесорів чіпів, оскільки майже всі основні виробники чіпів планують перейти на виробництво 3D або FinFET, на 14 або 16 nm вузлі (наступний за Intel, який вже постачає 22-нм чіпи з такою технологією).
Samsung розповіла про майбутній 14-нм процес FinFET, показавши масив 6 Мб 6T SRAM та тестовий чіп. Samsung заявив, що FinFET є хорошим рішенням для мобільних SoC з низькою потужністю, оскільки вони забезпечують гарне масштабування, високий струм та низький рівень витоку, а також мають хороший короткий канал управління.
Це також створює певні труднощі для SRAM, оскільки напруга живлення SRAM не масштабується. Тепер SRAM займає 20-30 відсотків площини штампу SoC, але він використовує близько 40-50 відсотків енергії. Для вирішення цих проблем Samsung запропонувала деякі нові методи роботи SRAM, використовуючи транзистори FinFET при меншій напрузі живлення.
TSMC вирішив подібні проблеми, продемонструвавши свій 16-нм 128Mb SRAM чіп. TSMC заявив, що FinFET стали основною технологією для виробництва понад 20 нм, але розмір ширини та довжини каналу за допомогою FinFETs є проблемою для масштабування звичайних 6T-SRAM та напруги живлення. Компанія TSMC запропонувала дві методики допомоги в письмі для подолання цих питань.
Це досить технічні проблеми, але вирішення цих питань є критично важливим, якщо ми хочемо отримати більш щільні та більш ефективні мікросхеми в майбутньому.
