Процесс Intel на 10 нм: це більше, ніж просто масштабування мікросхем

У серії презентацій вчора Intel розповіла багато більше деталей щодо свого майбутнього 10-нм-процесу виготовлення прогресивних процесорів, розкрила новий 22-нм процес FinFET, призначений для меншої потужності та пристроїв з меншою вартістю, запропонувала нову метрику для порівняння чіп-вузлів і взагалі підштовхнула ідея, що «Закон Мура живий і здоровий». Найбільше мені виділилася ідея, що хоч процесори й надалі стануть більш щільний , складність та вартість нових технологічних вузлів змусять повністю переосмислити, як слід будувати мікросхеми в майбутньому.

Марк Бор, Intel Senior Співробітник та директор процесової архітектури та інтеграції, дав звичне уявлення Intel про те, як він лідирує в напівпровідниковій галузі технологічних процесів. За його словами, Intel продовжує мати трирічну перевагу над своїми конкурентами, навіть незважаючи на те, що ливарні чіпи, такі як Samsung і TSMC, знаходяться в розпалі впровадження 10-нм процесів, перш ніж 10-нм-продукція Intel вийде до кінця року. Бор заявив, що Intel представила більшість основних досягнень галузі за останні 15 років, включаючи напружений кремній, металеві ворота високого рівня та транзистори FinFET (який Intel спочатку називав Tri-Gate, хоча з тих пір повернувся до використання стандартної назви галузі) .

Бор заявив, що номери вузлів, які використовуються всіма виробниками, вже не мають сенсу, і натомість закликав до нового вимірювання на основі транзисторного числа, поділеного на площу комірки, при цьому клітини NAND припадають на 60 відсотків вимірювання та Scan Flip-Flop. Логічні комірки нараховують 40 відсотків (щоб бути зрозумілим, він має на увазі не клітинки флеш-пам’яті NAND, а швидше логічні ворота NAND або “негативно-І”). Це дає змогу виміряти транзистори на квадратний міліметр, і Бор показав графік, що відображає вдосконалення Intel в такому масштабі: від 3, 3 мільйона транзисторів / мм ² при 45 нм до 37, 5 мільйона транзисторів / мм2 на 14 нм і переміщення до понад 100 мільйонів транзисторів / мм ² на 10 нм.

В останні кілька років Intel використовувала як вимірювання логічну висоту стільникових разів, але Бор заявив, що це більше не фіксує всі досягнення, які робить Intel. Він сказав, що міра залишається хорошим відносним методом порівняння, але не дали важкого числа.

Бор заявив, що, хоча час між вузлами триває - Intel більше не може впроваджувати нові вузли кожні два роки, - компанія здатна досягти кращого, ніж звичайне масштабування площі, яке Intel називає " гіпермасштабування "Він показав діаграму, яка демонструє, що і для 14-нм, і для 10-нм Intel змогла зробити логічну область на 37 відсотків розміром області логіки на попередньому вузлі.

Бор зазначив, що інші частини процесора - зокрема статична пам'ять з випадковим доступом та схема вводу-виводу - не скорочуються з тією ж швидкістю, що й логічні транзистори. Зібравши все це, він сказав, що вдосконалення масштабування дозволять Intel взяти мікросхему, яка потребує 100 мм ² на 45 нм і зробити еквівалентний мікросхему всього в 7, 6 мм ² на 10 нм, не передбачаючи зміни в характеристиках. (Звичайно, у реальному світі кожне наступне покоління Росії чіп додає більше функцій.)

Стейсі Сміт, виконавчий віце-президент Intel з виробництва, операцій та продажів, заявила, що в результаті, хоча це триває довше між вузлами, додаткове масштабування призвело до того ж щорічного покращення, що і колишній дворічний каденція, надана з часом.

Рут Мозг, Intel Співробітник та директор з технологій взаємозв'язку та інтеграції, розповів про існуючу технологію компанії 14 нм, яка почала виробництво в 2014 році, і сказала, що вона щільна за аналогією до 10 нм продуктів, які інші починають поставляти в цьому році.

Вона пояснила, як цей процес запроваджено " гіпермасштабування , "частково, використовуючи більш ефективну техніку багатошарового малювання для створення більш тонких функцій, ніж лінії 80 нм або близько того, що поточні 193 нм зануренні сканери можуть створювати за один прохід. Intel заявила, що використовуючи технологію під назвою" самовирівнене подвійне малювання " "(SADP), а не метод Litho-Etch-Litho-Etch, який використовують інші виробники, він може отримати більш точні та послідовні результати, що призводять до кращих врожаїв та продуктивності.

В цілому, Брейн сказав, що використання гіпермасштабування приводить в 1, 4 рази більше одиниць за долар, ніж дозволяло б традиційне масштабування, і це призводить до приблизно еквіваленту економії, яку отримала б Intel, якби промисловість перейшла з 300-міліметрових на 450-міліметрові пластини кремнію обговорювали, але, схоже, поки що покинули).

Kaizad Mistry, віце-президент корпорації та спів-директор з розвитку логічних технологій, пояснив, як це зробити гіпермасштабування методи використовуються на 10 нм, і вони детальніше розповіли про 10-нм процес компанії, який він назвав "повним поколінням попереду" інших 10-нм технологій. В цілому він сказав, що 10-нм вузол забезпечить або 25-відсоткове поліпшення продуктивності при тій же потужності, або майже 50-відсоткове зниження потужності при тій же продуктивності порівняно з 14-нм-вузлом.

Містері описував процес Intel як крок затвора 54 нм і висоту комірки 272 нм, а також крок плавника 34 нм і мінімальний крок металу 36 нм. По суті, він сказав, що це означає, що ви маєте плавники, які на 25 відсотків вище і на 25 відсотків більше, ніж на 14 нм. Частково, за його словами, це було досягнуто за допомогою "самоузгодженого квадратичного малювання", використовуючи процес, розроблений Intel для 14-нм багатошарового малюнка, та розширюючи його ще більше, в свою чергу, надаючи менші можливості. (Але зауважу, це, мабуть, вказує на те, що крок ворота не масштабується так швидко, як у попередніх поколіннях.)

Два нових гіпермасштабування Він також сказав, що прогрес також допоміг. Перший з них - «контакт над активний ворота ", що означає, що місце, де ворота перетинає a плавник створити транзистор зараз прямо над верхом, а не трохи під ним. Він сказав, що це дало ще 10 відсоткових масштабів над масштабом. Друга методика, за якою, як говорив Місті, використовувалася раніше, але не з транзисторами FinFET, називається "єдиними манекенами". За його словами, у поколінні 14 нм транзистори Intel мали повні "фіктивні ворота" на межі кожної логічної комірки; о 10 нм, однак, Містерій сказав, що на кожному краю є лише половина муляжних воріт. Це надає ще 20-відсоткову користь від масштабування площі, сказав він.

За словами Місті, ці методи дозволяють покращити щільність транзисторів у 2, 7 рази та дають змогу компанії виробляти понад 100 мільйонів транзисторів на квадратний міліметр.

Mistry також дав зрозуміти, що, як і для 14nm, збільшення тривалості часу між технологічними вузлами дозволило компанії щорічно збільшувати кожен вузол. Mistry описано в загальних рисах планів для двох додаткових вузлів виготовлення 10nm з покращеною продуктивністю. (Мені це здалося цікавим - і трохи непокоїть - що, хоча ці діаграми показують, що 10-нм-вузли явно вимагають меншої енергії, ніж 14-нм-вузли, вони припускають, що перші 10-нм-вузли не дадуть такої продуктивності, як останні 14-нм.)

Він сказав, що 10-нм ++ процес забезпечить додаткові 15-відсоткові кращі показники при тій же потужності або 30-відсоткове зниження потужності при однаковій продуктивності порівняно з оригінальним 10-нм-процесом.

Пізніше Мурті Рендучінтала, президент клієнта та групи архітектури IoT для бізнесу та систем, був більш чітким, і сказав, що основні продукти мають на меті покращити ефективність роботи на 15 відсотків щороку на "щорічній каденції продукції".

Бор повернувся, щоб описати новий процес під назвою 22 FFL, що означає обробку 22 nm з використанням FinFET з низьким рівнем витоку. За його словами, цей процес дозволяє зменшити витоки електроенергії в 100 разів порівняно зі звичайними планарними технології, і мали б вище щільність, ніж будь-який інший 22nm процес, поряд з можливістю більш високої продуктивності FinFET. Тут цікаво те, що мікросхема може використовувати два різних види транзисторів в межах одного мікросхеми; високоефективні транзистори для таких речей, як обробка додатків і транзистори з низьким витоком для мікросхем, що завжди підключаються.

Це може бути розроблено для того, щоб конкурувати з іншими 22-нм процесами, такими як 22-нм FDX Global Foundries (кремній на ізоляторі). Здається, ідея полягає в тому, що, працюючи з 22 нм, ви можете уникнути подвійного малювання та додаткових витрат, які вимагають більш жорсткі вузли, але все ж досягти хороших показників.

Renduchintala розповів про те, як компанія як виробник інтегрованих пристроїв (IDM) - компанія, яка розробляє процесори та виробляє їх - Intel має перевагу "злиття між технологічними технологіями та розробкою продукції". Компанія може вибирати з декількох типів IP та технологічних технологій, включаючи підбір транзисторів, які відповідають кожній частині його дизайну, сказав він.

Найцікавіше мені було його обговорення того, як конструкція процесора переходила від традиційного монолітного ядра до дизайну "суміш і збігай". Ідея гетерогенних ядер не є новим, але ідея мати можливість мати різні частини процесора, побудовані на плашках, використовуючи різні процеси, всі з'єднані разом, може стати великою зміною.

Це дозволяє вбудовувати багатомобільний міст (EMIB), який Intel почала поставляти за допомогою своїх останніх технологій FPGA Stratix 10 і обговорила використання в майбутніх серверних продуктах Xeon в останній день інвестора.

Renduchintala описав майбутній світ, де процесор міг би мати процесорні ядра процесора та GPU, що виробляються в останніх і найгустіших процесах, з такими речами, як компоненти IO та комунікації, які не мають великої користі від збільшення щільності на більш ранній процес та інші речі навіть на більш старих вузлах. Усі ці штампи були б з'єднані за допомогою цього моста EMIB, який дозволяє швидше з'єднатись, ніж традиційні пакети з декількома чіпами, але дешевший порівняно з використанням кремнієвого інтерпозатора.

Якщо всі ці речі збудуться, цілі рамки нових процесорів можуть змінитися. Отримавши новий процесор, повністю виготовлений на новому процесі кожні пару років, ми можемо йти до світ що передбачає набагато більш поступову зміну технологічної технології лише в частинах мікросхеми. Це також відкриває можливість додавання ще багатьох речей до самого чіпа, від інтеграції більшої кількості IO компоненти, на різні види пам'яті. Зрештою, це може сигналізувати про великі зміни в роботі мікросхем і систем, які вони живлять.

Майкл Дж. Міллер - головний інформаційний директор у приватній інвестиційній фірмі Ziff Brothers Investments. Міллер, який був головним редактором PC Magazine з 1991 по 2005 рік, створив цей блог для PCMag.com, щоб поділитися своїми думками щодо продуктів, що стосуються ПК. У цьому блозі не пропонуються інвестиційні поради. Усі обов'язки відмовляються. Міллер працює окремо для приватної інвестиційної фірми, яка може в будь-який час інвестувати кошти в компанії, продукти яких обговорюються в цьому блозі, і жодного розголошення операцій з цінними паперами не буде здійснюватися.