Відео: Transistors, How do they work ? (Листопад 2024)
На Форумі розробників Intel минулого тижня ряд інженерів Intel розкрили ще багато технічних деталей щодо процесора Core M, загальної мікроархітектури Broadwell та 14nm-процесу.
Сестра, головний інженер та головний архітектор процесора Шрінівас Ченнупаті, пояснив, що хоча Бродвелл є "галочкою" в каденції Intel "тик / ток" (мається на увазі, що це в першу чергу процес скорочення до 14 нм), мікроархітектура Бродвелла була поширена з архітектури Хасвелла використовується в нинішніх 22nm виробах. Хоча більша частина презентації була на версії Core M з малою потужністю, орієнтованою на планшети, 2-в-1 та безгалужні ультрабуки, він зазначив, що цій архітектурі потрібно підтримувати широкий спектр продуктів від планшетів до серверів Xeon.
Взагалі він сказав, що вся архітектура була розроблена для кращого динамічного управління потужністю та тепловим управлінням, зменшення потужності в режимі холостого ходу System-on-Chip і збільшення динамічного робочого діапазону, що дозволяє йому працювати в більш широкому діапазоні потужностей . Ось чому версія Core M, яка зменшується до загальної потужності всього 4, 5 Вт, працює у вентиляторних системах.
Частина цього пояснюється вдосконаленим управлінням потужністю в самому ядрі, наприклад, в тому, як він може пристосовуватися до різних станів живлення, так що він все одно може отримати "турбо-прискорення" при необхідності без перегріву процесора і має посилену повністю інтегровану напругу регулятор (FIVR), призначений для зміни напруги таким чином, щоб контролювати піковий попит та покращувати продуктивність при низькій потужності. Він також пропонує кращий моніторинг всього рішення, включаючи окремий концентратор платформи (PCH) або чіпсет, щоб PCH, в свою чергу, міг зменшити потужність підключених функцій, дозволяючи посиланням переходити в стан малої потужності для таких речей, як диски SATA, PCI Express та USB. І він має активне управління температурою шкіри, тому чіп сам може стежити за його температурою та відповідно регулювати енергоспоживання.
Сама мікроархітектура може отримати більшу продуктивність, ніж попереднє покоління Haswell з однаковою частотою, завдяки таким функціям, як більший планувальник виходу з ладу, поліпшене прогнозування адрес та вдосконалення обчислення вектора та плаваючої точки.
В цілому, за його словами, в той час як інструкції з однопотоковим циклом в цьому поколінні були лише трохи, все це додає до того, що продуктивність однопотокової передачі за останні 7 років зростає на 50% з однаковою швидкістю.
Інші зміни включають нові вказівки щодо криптографії та безпеки, кращий моніторинг та деякі вдосконалення розширень транзакційної пам'яті (відомі як TSX або розширення транзакційної синхронізації) та команди віртуалізації (VT-x), які були в попередньому поколінні.
Набір мікросхем PCH, що супроводжує Core M, відомий як PCH-LP і фактично виробляється на 22-нм процесі. Це було розроблено для використання приблизно на 25% менше енергії в режимі очікування та зменшення активної потужності приблизно на 20%. Сюди також входять поліпшення зберігання аудіо та PCI Express.
В цілому, за його словами, ці зміни дозволяють удвічі зменшити потужність, ніж можна було б очікувати від традиційного масштабування процесів, а також покращені інструкції з однопотокових потоків за годину та векторну продуктивність.
Аналогічні вдосконалення були застосовані і до графіки, за словами старшого інженера та архітектора графіки Адітії Сріенівас. Знову ж таки, метою було підвищення продуктивності / ватт, такі як краща динамічна потужність та характеристики витоку, оптимізація для роботи з меншою напругою; та покращення мікроархітектури для зменшення динамічної потужності. Він зазначив, що це розроблено і для роботи на 6 та 10 Вт, можливо, натякаючи на нові версії, які надходять.
Фактична сама графічна архітектура виглядає аналогічно попередній версії, але версія GT2, яка використовується у впровадженні Core M, збільшилась з 20 до 24 Одиниць виконання, організованих у вигляді трьох "підпідрядів", кожна з яких має 8 ЄС. (В іншій розмові, інженер Intel, що зосередився на архітектурі обчислень, подав приклади версій графіки з 12 та 48 ЄС, пропонуючи майбутні версії.)
Важлива відмінність полягає в тому, що ця версія підтримує Direct X 11.2 і є готовою до DX12 та підтримує Open GL 4.3 та Open CL 2.0. Це повинно означати, що майже всі ігри та програми повинні працювати з графікою тут, хоча це не обов'язково з тією ж швидкістю, яку ви побачили на дискретному графічному чіпі. Але в цілому ці зміни можуть спричинити на 40% поліпшення продуктивності графіки в деяких випадках порівняно з попередніми серіями Haswell-Y.
Ще одна велика зміна - підтримка спільної віртуальної пам’яті (SVM) під OpenCL, що дозволяє використовувати як обчислення як компонентів CPU, так і GPU. Це, здається, по суті те саме поняття, що й архітектура гетерогенної системи (HSA), яку підштовхували AMD та інші.
Нова архітектура також має деякі вдосконалення медіа-функцій, за словами Intel Fellow та головного медіа-архітектора Хонг Цзяна. Він сказав, що чіп дозволяє такі речі, як Intel Quick Sync для відео та перекодування відео, бути "в 2 рази швидше", ніж попередня версія, з покращеною якістю. Крім того, тепер він підтримує декодування VP8, а також AVC, VC-1, MPEG2 та MVC для відео; Декодування JPEG та Motion JPEG для відеоконференцій та цифрової фотографії; та прискорене декодування та кодування HEVC з графічним процесором до 4K 30 кадрів в секунду. Окрім того, що дозволяють 4K відео, ці зміни повинні забезпечити на 25% довше відтворення Full HD відео.
14nm технологічний процес
Хоча Intel раніше давала багато інформації про 14-нм технологічну технологію, Марк Бор, старший науковий співробітник Intel, розробник логічної технології, пройшов новий процес та поділився більшою кількістю інформації.
"Принаймні для Intel закон Закону Мура триває", - сказав він, показуючи слайд, який вказує на те, що Intel впродовж років усереднює 0, 7-кратне масштабування транзисторів кожне покоління і продовжує це робити. (Зверніть увагу, що якщо він масштабується в обох вимірах, ви отримаєте новий транзистор, який був приблизно на 50% розміром одиниці попереднього покоління, що технічно передбачає Закон Мура.)
Він розповів про те, як це було друге покоління Intel у його транзисторах "Tri-Gate" після введення 22 нм (Intel використовує термін "Tri-Gate" для покриття транзисторів, де канал піднятий над субстратом, як плавник, і управління) обертається навколо всіх трьох сторін, структура, яку більшість галузі називають транзисторами "FinFET"). Він зазначив, що відстань між плавниками скоротилася від 60 нм до 42 нм при переході до нового процесу; висота плавників фактично зросла з 34 нм до 42 нм. (На слайді вгорі "діелектрик високої к" - жовтий; електрод з металевих затворів - синім кольором, використовуючи дизайн високих k / металевих затворів, який Intel використовує з свого 45-нм вузла.)
У поколінні 14 нм він сказав, що найменший критичний розмір - це ширина плавника з трьома воротами, який становив близько 8 нм, а інші критичні розміри - від 10 нм до 42 нм (для відстані між центром кроку плавника до центру наступного кроку плавника). Він зазначив, що транзистори часто виготовляються з декількома плавниками, а зменшення кількості плавників на транзистор призводить до поліпшення щільності та меншої ємності.
У цьому поколінні, за його словами, крок плавців зменшився на .7x (з 60 до 42nm), крок затвора на .87x (з 90 до 70 нм) і крок міжз'єднання на .65x (з 80 до 52nm), що дає загальна середня величина навколо середнього .7x середнього. Іншим способом дивитися на це було, помноживши крок затвора і металевий крок, і там він сказав, що Intel опинився на рівні 0, 53 для масштабування логічної області, що, за його словами, краще, ніж зазвичай. (Вбік мене також зацікавило, що на слайдах Бора показаний процесор Core M з 1, 9 мільйонами транзисторів у його форматі розміром 82 мм2, порівняно з 1, 3 мільярда офіційної схеми; Intel PR визнала помилку і сказала, що 1, 3 мільярда - це правильна цифра.)
Дивлячись на вартість транзистора, Бор погодився, що вартість виробленої кремнієвої пластини зростає завдяки додатковим крокам маскування - деякі шари вимагають подвійного і навіть потрійного малювання. Але він сказав, що оскільки 14-нм вузол досягає кращого, ніж нормальне масштабування площі, він зберігає нормальну вартість за зменшення транзистора.
Дійсно, він показав діаграми, що свідчать про те, що Intel очікує, що такі скорочення продовжуватимуться і надалі. І він продовжував стверджувати, що зміни також призводять до меншої витоку та більш високої продуктивності, а отже, до поліпшення продуктивності на ватт, що, за його словами, покращується на 1, 6X на покоління.
Він зазначив, що переходячи від Haswell-Y до Core M, Intel мав би штамп, який був на 0, 51х розмір більш раннього мікросхеми, якби він був нейтральний за функцією; За допомогою додаткових функцій, розроблених, за його словами, Core M досяг масштабування 0, 63x.
Бор заявив, що 14-нм зараз випускається в Орегоні та Арізоні, а Ірландія буде розпочата на початку наступного року. Він також зазначив, що в той час, коли Intel раніше мала дві версії транзисторів - високовольтні та наднизькі витоки - тепер вона має спектр особливостей від великої потужності до набагато нижнього кінця з різними транзисторами, стежками взаємозв'язку тощо.
Значна частина цього, здається, є частиною поштовху Intel у ливарний простір, де він робить фішки для інших компаній. Справді, Суніт Ріхі, генеральний менеджер ливарного бізнесу, представив Бор і пізніше виголосив власну бесіду, де показав усі варіанти, які Intel пропонує. (Навіть незважаючи на те, що Intel має передові технології, він не має досвіду виготовлення мікросхем малої потужності, які мають конкуренти, такі як TSMC і Samsung. Тому він підкреслює її лідерство у виробництві 14nm.)
Далі йде 10 нм, і Бор заявив, що зараз перебуває у "повній фазі розвитку", і що його "денна робота" працює над процесом 7nm.
Він зазначив, що його дуже цікавлять EUV (екстремальна ультрафіолетова літографія) за його потенціал у покращенні масштабування та спрощенні потоку технологічних процесів, але сказав, що він просто не готовий з точки зору надійності та технологічності. Він сказав, що ні 14-нм, ні 10-нм-вузли не використовують цю технологію, хоча він хотів би цього зробити. Він сказав, що Intel "не робив на це" 7nm і може виробляти чіпи на цьому вузлі без цього, хоча він сказав, що з EUV буде краще і простіше.
Бор заявив, що перехід на 450 мм пластини, від стандарту 300 мм, який використовує вся галузь, допоможе знизити вартість транзисторів. Однак, за його словами, для розробки цілого набору інструментів і цілої нової програми потрібно багато, і це залежатиме від співпраці кількох великих компаній, щоб все це зробити. Він сказав, що галузь не зовсім погодилася на потрібний час для цього, тому минуло кілька років.
В цілому, він сказав, що ще не бачив кінця в масштабуванні, і зазначив, що дослідники Intel розглядають різні рішення в транзисторах, малюнку, взаємозв'язку та пам'яті. За його словами, останнім часом з'явилася низка цікавих технічних праць на речі, такі як пристрої III-V (використовуючи різні напівпровідникові матеріали) та T-FET (тунельні польові транзистори), і "завжди було щось цікаве".
