Intel бачить шлях до розширення закону Мура до 7 нм

Не дивлячись на дуже невеликі деталі щодо своїх майбутніх планів виробництва, на минулому тижні Intel використовувала свою зустріч з інвесторами, щоб ще раз підкреслити, наскільки важливо він розглядає закон Мура, заява співзасновника Гордона Мура про те, що щільність чіпів подвоюється кожні два роки. Компанія розповіла про те, як її виробничий процес на 14 нм, який зараз використовується для своєї Core M та майбутніх більш широких ліній Broadwell, показав масштабність масштабу повного покоління, і заявив, що очікує аналогічного масштабування від своїх майбутніх 10 та 7 нм вузлів, незважаючи на збільшення капітальних витрат, необхідних у кожен вузол.

Генеральний директор Брайан Крзаніч розпочав зустріч, розповівши про те, як закон Мура досягне свого 50-річчя в наступному році, і сказав, що він залишається одним із ключових стратегічних імперативів компанії. "Наша робота - тримати це якомога довше", - сказав він.

Але в основному випало Біллу Холту (вище), генеральному менеджеру групи технологій та менеджменту, щоб пояснити, як компанія потрапить туди.

Холт відзначив проблеми, які виникли у Intel щодо розширення 14 нм технології, зазначивши, що потрібно було більше 2, 5 років, щоб 14nm процес отримав хороший вихід, а не звичайну дворічну каденцію. В даний час врожай 14 нм все ще не такий хороший, як компанія отримує на 22 нм, але це "в здоровому діапазоні" і починає конвергуватися з більш раннім процесом, який, за його словами, був найбільш врожайним процесом від Intel. Як результат, за його словами, витрати на виготовлення цих деталей в Q4 трохи вище, що вплине на маржу на початку наступного року, але він очікував, що це зміниться пізніше в 2015 році. "Справжнє зниження витрат залишається можливим у капіталомістких умовах, - сказав Холт.

Після декількох презентацій, які я бачив на Форумі розробників Intel пару місяців тому, Холт пояснив, чому 14-нм вузол був справжнім зменшенням, навіть якщо він погодився, що 14-нм номенклатура по суті є безглуздою. "У цьому нічого немає 14", - сказав він.

Але порівняно з попередником Haswell 22 нм, крок між плавниками в дизайні FinFET зменшився до 0, 70x (що він зазначив, що це було метою, оскільки зменшення на 30 відсотків у кожному вимірі призвело б до повної половини площі площі померти, якщо припустити, що у нього однакова кількість транзисторів), але що крок затвора зменшився лише до 0, 78x. Але, зауважив він, крок взаємозв'язку масштабується далі, ніж звичайно, до 0, 65x (від 80nm до 52 nm), і комбінація робить повний чіп близьким до повних 50 відсотків менше (усі інші речі рівні). Він зазначив, що це різниться в різних частинах мікросхеми, масштабування SRAM на 0, 54x, але взаємозв'язки та графіка показують більше масштабування.

Щоб зробити цю роботу, Intel створила транзистори з меншої кількості, жорсткіших і довших плавників для створення транзисторів. Іншими словами, плавники не тільки зблизилися, вони тепер довші.

Інші зміни в цій версії включають в себе перше використання Intel «навмисних» повітряних зазорів між компонентами, що забезпечує кращі взаємозв’язки.

Порівнюючи чіп Брондвелл 14 нм з версією Хасвелл на 22 нм, Холт сказав, що новий чіп має на 35 відсотків більше транзисторів - на 1, 3 мільярда - але на 37 відсотків менше, тому він показує збільшення в 2, 2 рази щільності транзистора з додатковими транзисторами, що йдуть в бік таких речей графічна продуктивність.

В цілому, за його словами, вам доведеться "фактично отримати масштаб", щоб зменшити витрати - область, де Холт заявив, що вважає, що Intel випереджає таких конкурентів, як Samsung та Taiwan Semiconductor Manufacturing Corp. (TSMC). За його словами, вартість транзистора все ще падає і навіть трохи нижче історичної лінії тренду на 14 нм, і передбачив, що вона продовжить залишатися нижче лінії на 10 нм і на 7 нм. І, за його словами, нові вузли забезпечать не тільки вартість, але й підвищення продуктивності. Принаймні через 7 нм він сказав: "Ми можемо продовжувати виконувати обіцянки Закону Мура".

В іншій презентації головний фінансовий директор Стейсі Сміт пояснив високу вартість доїзду до кожного нового вузла, показавши відносні капітальні витрати, необхідні для виробництва кожного вузла. Він сказав, що це стає все важче та більш капіталомістким.

Він зауважив, що відбувся "підбір" витрат, починаючи з 22 нм, через необхідність багатошарового використання (необхідність використання літографії кілька разів на певних шарах штампу), але заявив, що кількість стартів вафель знизилася оскільки 32nm вузол, оскільки середньозважений розмір штампів тепер менший. В цілому, 14-нм вузол приблизно на 30 відсотків більш капіталомісткий, ніж попереднє покоління, але базовий чіп на 37 відсотків менший.

Загалом у 2014 році Intel витратить близько 11 мільярдів доларів капітальних витрат, плануючи витратити близько 10, 5 мільярда доларів у 2015 році. Близько 7, 3 мільярда доларів кошти в 2014 році - на нарощування виробничих потужностей, а решта - на дослідження та розробки для майбутніх вузлів і для розвиток 450-мм вафельних виробів і типових корпоративних витрат, таких як офісні будівлі та комп'ютери.

Витрати настільки великі, що він частково тому зараз у світі лише чотири компанії, що створюють передові виробничі логічні технології: Intel, Global Foundries, Samsung та TSMC.

У питаннях після своїх презентацій керівники Intel обережно не видавали занадто багато інформації. На запитання про витрати та можливість переходу на літографію EUV, Холт сказав, що графік витрат був "навмисно неоднозначним", оскільки вони не знають, наскільки нижче історичної вартості на транзисторній лінії будуть наступні вузли. Він сказав, що вважає, що вони можуть потрапити за межі лінії без ЄСВ, "але я цього не хочу".

Крзаніч заявив, що компанія вважає, що вона надто багато сигналізує про свої наміри галузі щодо своїх 14-нм планів, тому "ми будемо трохи більш розсудливими у випуску інформації" про нові виробничі вузли. Він не покладається на звичну каденцію Tick / Tock для випуску нового технологічного вузла на один рік та нової архітектури наступного року, хоча Сміт заявив, що компанія розраховує на "досить нормальну каденцію" і "поговорить про 10 нм в наступні 12 або 18 місяців, якщо це доречно. "

3D NAND і дорога до 10 ТБ SSD

В іншій галузі технологій Роб Кроок, генеральний менеджер Intel з енергонезалежних груп рішень для пам’яті (вище), обговорив нову 3D-технологію у створенні флеш-мікросхем NAND, що використовуються на SSD та подібних пристроях. Він припустив, що твердотільні пристрої "лише на початку кривої прийняття", і сказав, що дані хочуть наблизитись до процесора, просто економія їх не розстає.

Він зазначив, що Intel створила свій перший SSD - 12-мегабайтну модель - ще в 1992 році і сказав, що нинішня технологія сьогодні в 200 000 разів більш щільна. Нинішня технологія Intel, розроблена в спільному виробництві з Micron, створила 256-гігабітний чіп NAND пам'яті за допомогою 3D-технології. У цій технології пам'ять зберігається в кубиках транзисторів замість традиційної конструкції «шашок» і включає 32 шари матеріалів з приблизно 4 мільярдами отворів для зберігання бітів. Як результат, за його словами, ви можете створити 1 терабайт пам’яті приблизно в 2 мм і більше 10 ТБ за допомогою традиційного форм-фактора SSD.

Крім невеликих розмірів, Крук заявив, що SSD пропонують величезні покращення продуктивності, кажучи, що 4 дюйми NAND-накопичувача можуть доставити 11 мільйонів IOPS (операції вводу / виводу в секунду), що в іншому випадку вимагатиме 500 футів традиційного накопичувача на жорсткому диску. (Він зазначив, що хоча жорсткі диски продовжують густішати, вони насправді не набрали швидкості.)